RISC-Vを用いたゲートウェイの実装
アレックス・プルーマ−（マウザー・エレクトロニクス）
(出典: shutterstock.com/a-image)
RISC-Vのような縮小命令セットアーキテクチャ（ISA）は、複雑なアーキテクチャよりも効率的でリソースへの負荷が少ない。産業用IoT（IIoT）のアプリケーションでは往々にして、コストと消費電力を抑えつつ、モジュール間で高度な接続性と連携を実現することが求められる。TerasicのT-Core FPGA MAX 10開発ボードは、Intel® MAX 10 FPGAを中心に構築された包括的なハードウェア設計プラットフォームを提供し、RISC-Vベースの設計に対応できる。これはコントロールプレーンやデータパスのアプリケーションで費用対効果に優れた設計を行うのにうってつけで、設計自由度のある業界トップクラスのプログラマブルロジックも搭載している。
IIoTアプリケーションのゲートウェイ
モノのインターネット（IoT）のゲートウェイは、大抵の場合、アナログ通信、デジタル通信、またはシンプルなシリアル通信を使ってさまざまなセンサからの信号をまとめ、シンプルなUARTなどの上位シリアル通信チャンネル、またはI2CやSSIなどの複雑なチャンネル、もしくはCAN、USB、イーサネットへとブリッジしている。多くの場合、このブリッジがローカル計算の一部を担っているため、生データをそのままクラウドに送る必要はなく、センサからの信号が一定の範囲を超えたときのみ通知を送るようになっている。
こうしたIoTブリッジ用の開発プラットフォームには高い自由度が求められる。センサ側では各種アナログ入力、汎用入力、シンプルなシリアル通信をサポートし、管理側では上位通信（I2C、SSIなど）を提供する必要がある。その一方で、データを処理するための計算能力とストレージも必要だ。
図1：T-Core FPGA MAX 10開発ボード（出典：T-Core FPGA MAX 10開発ボード - Terasic Technologies | マウザー）
Terasic TechnologiesのT-Core FPGA MAX 10開発ボード図1）は、こうしたブリッジに理想的な開発ボードである。MAX 10 FPGAは、多くの標準シリアルインターフェイスのプログラマブルロジック素子を実装できる。処理用にRISC-Vコアもホストできるし、ソースコードとデータのストレージに使用できるオフボードのQSPIフラッシュデバイスも備えている。デュアルADC付きで、最大10本のピンをセンサ信号に使用できる。ボードには12本のI/Oピンがあり、汎用にも、I2CまたはSSI通信チャンネルにも使用可能だ。
TerasicのT-Core FPGA MAX 10開発ボードのブリッジアプリケーションにRISC-Vを実装する
高効率のRISC-Vプロセッサを開発ボードに直接実装すれば、IoTブリッジの多くの要件が満たされる。中でも電力と処理の効率アップ、コスト削減、プロトコルの自由度の高さ、強固なセキュリティなどは特に重要な側面だ。
効率性
RISC-V ISAの基本的長所のひとつは処理効率である。シンプルなCPU動作では専用のプロセッサレジスタを使用せず、直接メモリを使用することで速度を上げ、必要なメモリフットプリントを削減している。よく使用する場所は、キャッシュサブシステムを用いて、少ないアクセス数で自動的に利用できる。ここに、複雑で非効率的なコーディングのない高速の専用レジスタアクセスの利点が活かされている。これにより、ゲートウェイは低電力化とコードスペースの小型化という恩恵を享受できる。通常、データパケットは転送、分割、結合されるため、ゲートウェイにはデータ転送が非常に集中する。だから最小限の処理でプロトコル間の変換を行い、メモリ移動を効率化できるメリットは大きい。処理の効率化は、AI指向のゲートウェイの実装、異常なイベントの識別、および問題が表面化する前の潜在的な問題点の予測にも役立つ。
自由度とプロトコルのサポート
ゲートウェイは、プロトコル、OS、物理的接続性、モジュラ構造に柔軟に対応する必要がある。RISC-Vはオープンソース・アーキテクチャなので、各種プロトコルへの対応、要件の変化への適応が容易である。ペリフェラルドライバとスタックのソースコード、関連付けられたプロトコルにアクセスして、開発中はもちろん、デプロイ後でも必要に応じて手軽に変更できる。だから、ペリフェラルとプロトコルを容易にモジュラ化して、産業規格の変更に合わせて交換、アップデート、エンハンスするのも簡単だ。ひいてはIIoTゲートウェイの寿命を延ばし、IIoT実装の鍵となる、全体的なシステム展開コストを下げることができる。
セキュリティ
堅牢なセキュリティシステムの根幹「Root of Trust」を実装するには、RISC-Vハードウェアに基づくセキュリティが必要だ。Root of Trustは、セキュアブート、暗号計算、セキュアキー、証明書ストレージなど、多くのセキュリティ関連機能の既知のセキュアな起点である。一般にRoot of Trustは専用のハードウェアによってサポートされ、セキュアなデータとペリフェラル機能を保護し、改ざん保護機能を実装し、鍵を生成し、アプリケーションソフトウェアにセキュアなアップデートを提供する。システムがクラウドストレージを必要とする場合に、ゲートウェイは信頼できる暗号標準を使用してクラウドとやりとりするデータを保護することができる（図2）。暗号化、復号、証明書管理、セキュアデータ通信プロトコルに利用できるオープンソースの実装なので、開発者はセキュリティ関連のすべてのコードにアクセスして、設計の堅牢性を容易にテストし検証できる。さらに、アプリケーション固有の要件に必要であれば、コードをカスタマイズしたり、アップグレードしたりできる点も（サードパーティが定期的なアップデートを開発しリリースするのを待つ必要がない）オープンソース環境ならではの利点である。
図2：ゲートウェイは信頼できる暗号標準を使用して、クラウドとやりとりするデータを保護できる。（出典：shutterstock.com/ sdecoret）
まとめ
IIoT環境から新たなアプリケーションと収益源が生まれる中、ゲートウェイはさらに進化するだろう。そしてゲートウェイの変化と複雑化に伴い、さらに処理能力が求められるようになる。つまり、ゲートウェイ内でのデータ処理を増やし、クラウドへのデータトラフィックを最小限に抑える必要性が生じるだろう。TerasicのT-Core FPGA MAX 10開発ボードは、こうしたデータ集中アプリケーションに対応する、費用対効果に優れたシングルチップ・ソリューションを設計するのに必要なツールを提供できる。このキットで利用できる独創的なRISC-Vサポートによって、現在と将来のIoTブリッジに求められる効率、自由度、セキュリティへの道が開かれるだろう。