Skip to main content

Gateway-Implementierungen mit RISC-V

Published Date

Alex Pluemer for Mouser Electronics

(Quelle: shutterstock.com/a-image)

Reduzierte Befehlssatzarchitekturen (ISAs) wie RISC-V bieten eine höhere Effizienz und einen geringeren Ressourcenverbrauch als ihre komplexeren Gegenstücke. Applikationen für das Industrial Internet of Things (IIoT) erfordern häufig eine hohe Konnektivität und Zusammenarbeit zwischen Modulen bei gleichzeitig niedrigen Kosten und geringem Stromverbrauch. Das Terasic T-Core FPGA MAX 10 Development Board bietet eine umfassende Hardware-Design-Plattform, die auf dem Intel® MAX 10 FPGA für RISC-V-basierte Designs aufbaut. Er ist eine optimale Entwicklungslösung für kosteneffiziente Designs in Applikationen der Steuerebene oder des Datenpfads und verfügt über branchenführende programmierbare Logik für Designflexibilität.

 

Gateways in IIoT-Applikationen 

Ein Gateway für das Internet of Things (IoT) kombiniert und überbrückt eine Vielzahl von Sensormesswerten – oft unter Verwendung analoger, digitaler oder einfacher serieller Kommunikation – mit höherwertigen seriellen Kommunikationskanälen wie einem einfachen UART, komplexeren Kanälen wie I2C oder SSI oder sogar CAN, USB oder Ethernet. Diese Brücke führt häufig einige lokale Berechnungen durch, sodass keine Rohdaten an die Cloud gesendet werden müssen. Stattdessen wird eine Benachrichtigung gesendet, wenn ein Sensormesswert außerhalb des Bereichs liegt.

Eine Entwicklungsplattform für eine solche IoT-Brücke erfordert ein erhebliches Maß an Flexibilität – sowohl auf der Sensorseite, die eine Vielzahl von Analogeingängen, Allzweckeingängen und einfache serielle Kommunikation unterstützt, als auch auf der Managementseite, die eine Kommunikation auf höherer Ebene (wie I2C und SSI) ermöglicht und gleichzeitig Rechen- und Speicherkapazitäten für die Datenverarbeitung bietet.

Abbildung 1: Das T-Core FPGA MAX 10 Development Board (Quelle: T-Core FPGA MAX 10 Development Board – Terasic Technologies | Mouser)

Ein ideales Ziel-Development-Board für diese Art von Bridge ist das T-Core FPGA MAX 10 Development Board von Terasic Technologies (Abbildung 1). Der MAX 10 FPGA kann viele programmierbare Logikelemente mit seriellen Standardschnittstellen implementieren. Der FPGA kann auch einen RISC-V-Kern für die Verarbeitung beherbergen, und das Board verfügt über ein externes QSPI-Flash-Gerät für die Speicherung von Quellcode und Daten. Der FPGA verfügt über zwei ADCs mit bis zu 10 Pins für Sensorwerte. Das Board hat 12 I/O-Pins, die entweder für allgemeine Zwecke oder als I2C- oder SSI-Kommunikationskanäle verwendet werden können.

 

Implementierung von RISC-V für Bridging-Anwendungen auf dem Terasic T-Core FPGA MAX 10 Development Board

Die Implementierung des effizienten RISC-V-Prozessors auf dem Development Board steht in direktem Einklang mit vielen der Hauptanforderungen einer IoT-Bridge. Zu den kritischsten Aspekten gehören eine höhere Energie- und Verarbeitungseffizienz, niedrigere Kosten, eine große Protokollflexibilität und eine hohe Sicherheit.

 

Wirkungsgrad

Einer der grundlegenden Vorteile des RISC-V ISA ist seine Verarbeitungseffizienz. Einfache CPU-Operationen nutzen den Speicher direkt und ohne spezielle Prozessorregister, was die Geschwindigkeit erhöht und den erforderlichen Speicherplatz reduziert. Mit einem Cache-Subsystem sind häufig genutzte Speicherplätze automatisch mit verkürzten Zugriffszeiten verfügbar. So können die Vorteile eines schnellen Spezialregisterzugriffs ohne komplizierte und weniger effiziente Kodierung genutzt werden. Die Gateways profitieren von diesem Vorteil, da sie wenig Strom verbrauchen und nur wenig Platz für Code benötigen. Darüber hinaus sind Gateways sehr datenübertragungsintensiv, da Datenpakete in der Regel nur übertragen, aufgeteilt oder zusammengefügt werden. Für den Wechsel von einem Protokoll zum anderen ist nur eine minimale Verarbeitung erforderlich, was die effiziente Speicherverschiebung zu einem entscheidenden Vorteil macht. Eine effizientere Verarbeitung hilft auch bei der Implementierung von KI-orientierten Gateway-Funktionen, um ungewöhnliche Ereignisse zu erkennen und potenzielle Probleme vorherzusagen, bevor sie zu Problemen werden.

 

Flexibilität und Protokollunterstützung

Gateways müssen in Bezug auf das Protokoll, das Betriebssystem und die physische Konnektivität flexibel und modular aufgebaut sein. Die Open-Source-Architektur von RISC-V macht es einfach, verschiedene Protokolle zu unterstützen und sich an wechselnde Anforderungen anzupassen. Der Zugriff auf den Quellcode von Peripherietreibern und -stapeln und die zugehörigen Protokolle erleichtert die Anpassung an die jeweiligen Anforderungen, sowohl während der Entwicklung als auch nach der Bereitstellung. Dies erleichtert die Modularisierung von Peripheriegeräten und Protokollen, so dass sie leicht ausgetauscht, aktualisiert oder erweitert werden können, wenn sich die Industriestandards ändern. Dies kann die Lebensdauer von IIoT-Gateways verlängern und die Gesamtkosten für die Systembereitstellung senken – ein wichtiger Faktor bei IIoT-Implementierungen.

 

Sicherheit

RISC-V-Hardware-basierte Sicherheit ist erforderlich, um die Root of Trust (RoT) zu implementieren, die die Grundlage eines jeden robusten Sicherheitssystems bildet. Die Root of Trust ist der bekanntlich sichere Ausgangspunkt für eine Vielzahl sicherheitsrelevanter Funktionen wie sicheres Booten, kryptografische Berechnungen, sichere Schlüssel- und Zertifikatspeicherung. Die Root of Trust wird in der Regel durch spezielle Hardware zum Schutz gesicherter Daten und Peripheriefunktionen, zur Implementierung eines Manipulationsschutzes, zur Erzeugung von Schlüsseln und zur Bereitstellung sicherer Updates für die Anwendungssoftware unterstützt. Wenn ein System Cloud-Speicher benötigt, kann das Gateway vertrauenswürdige kryptografische Standards verwenden, um Daten in und aus der Cloud zu schützen (Abbildung 2). Da Open-Source-Implementierungen für Verschlüsselung, Entschlüsselung, Zertifikatsverwaltung und sichere Datenkommunikationsprotokolle verfügbar sind, hat der Entwickler Zugriff auf den gesamten sicherheitsrelevanten Code, was das Testen und Überprüfen der Robustheit des Entwurfs erleichtert. Darüber hinaus ist die Möglichkeit, den Code nach Bedarf an spezifische Anwendungsanforderungen anzupassen und zu aktualisieren – ohne die Notwendigkeit, auf die Entwicklung und Veröffentlichung regelmäßiger Updates durch Dritte zu warten – ist ein weiterer Vorteil einer Open-Source-Umgebung.

Abbildung 2: Das Gateway kann vertrauenswürdige kryptografische Standards verwenden, um Daten in und aus der Cloud zu schützen. (Quelle: shutterstock.com/ sdecoret)

Zusammenfassung

Die Gateways werden sich weiterentwickeln, da die IIoT-Umgebung neue Anwendungen und Einnahmequellen hervorbringt. Da sie sich verändern und komplexer werden, ist zusätzliche Verarbeitungsleistung erforderlich, was bedeutet, dass auch mehr Datenverarbeitung innerhalb des Gateways erforderlich ist, um den Datenverkehr zur Cloud zu minimieren. Das Terasic T-Core FPGA MAX 10 Development Board bietet Entwicklern die Werkzeuge, die sie benötigen, um kostengünstige Single-Chip-Lösungen für diese datenintensiven Anwendungen zu entwickeln. Die mit dem Kit verfügbare, sofort einsatzbereite RISC-V-Unterstützung trägt zur Effizienz, Flexibilität und Sicherheit bei, die für IoT-Bridges in der Gegenwart und Zukunft erforderlich sind.